年復(fù)一年，越來越多的用戶通過無線方式傳輸越來越多的數(shù)據(jù)。為了跟上這一趨勢(shì)并使數(shù)據(jù)傳輸更快、更高效，第五代移動(dòng)通信 (5G) 正在推出，業(yè)界已經(jīng)在關(guān)注未來的發(fā)展。5G 可實(shí)現(xiàn) 10Gbit/s 的峰值數(shù)據(jù)速率，而 6G 預(yù)計(jì)從 2030 年起將以 100Gbit/s 的速度運(yùn)行。除了應(yīng)對(duì)更多數(shù)據(jù)和連接之外，研究人員還研究下一代無線通信如何支持自動(dòng)駕駛和全息存在等新用例。
為了實(shí)現(xiàn)極高的數(shù)據(jù)速率，電信行業(yè)一直在提高無線信號(hào)的頻率。雖然 5G 最初使用 6GHz 以下頻段，但針對(duì) 28/39GHz 的產(chǎn)品已經(jīng)展示。此外，由于 FR3 (6-20GHz) 頻段能夠平衡覆蓋范圍和容量，因此人們對(duì) 5G 網(wǎng)絡(luò)使用 FR3 (6-20GHz) 頻段越來越感興趣。對(duì)于 6G，100GHz 以上的頻率正在討論中。
轉(zhuǎn)向更高的頻率有幾個(gè)優(yōu)點(diǎn)：可以使用新的頻段，解決現(xiàn)有頻段內(nèi)的頻譜稀缺問題。而且，工作頻率越高，就越容易獲得更寬的帶寬。原則上，高于 100GHz 的頻率和高達(dá) 30GHz 的帶寬允許電信運(yùn)營(yíng)商在無線數(shù)據(jù)鏈路中使用低階調(diào)制方案，從而降低功耗。較高的頻率還與較小的波長(zhǎng) (λ) 相關(guān)。隨著天線陣列尺寸隨λ 2縮放，天線陣列可以排列得更密集。這有助于更好的波束成形，這種技術(shù)可確保大部分傳輸能量到達(dá)目標(biāo)接收器。但更高頻率的出現(xiàn)是有代價(jià)的。如今，CMOS是構(gòu)建發(fā)射器和接收器關(guān)鍵組件的首選技術(shù)。其中包括前端模塊內(nèi)的功率放大器，用于向天線發(fā)送射頻信號(hào)或從天線發(fā)送射頻信號(hào)。工作頻率越高，基于 CMOS 的功率放大器就越難以以足夠高的效率提供所需的輸出功率。
這就是GaN 和 InP等技術(shù)發(fā)揮作用的地方。由于出色的材料特性，這些 III/V 族半導(dǎo)體更有可能在高工作頻率下提供所需的輸出功率和效率。例如，GaN具有高電流密度、高電子遷移率和大擊穿電壓。高功率密度還可以實(shí)現(xiàn)較小的外形尺寸，從而在相同性能的情況下減小總體系統(tǒng)尺寸。升級(jí)的機(jī)遇與挑戰(zhàn)
但如果我們考慮成本和集成的簡(jiǎn)易性，GaN 和 InP 器件技術(shù)還無法與基于 CMOS 的技術(shù)完全競(jìng)爭(zhēng)。III/V 器件通常在小型且昂貴的非硅襯底上制造，依賴于不太適合大批量制造的工藝。將這些器件集成在 200 或 300mm 硅晶圓上是一種有趣的方法，可以在保持卓越射頻性能的同時(shí)實(shí)現(xiàn)整體優(yōu)化。硅基板不僅更便宜，而且兼容 CMOS 的工藝還可以實(shí)現(xiàn)大規(guī)模制造。
在 Si 平臺(tái)上集成 GaN 和 InP需要結(jié)合新的晶體管和電路設(shè)計(jì)方法、材料和制造技術(shù)。主要挑戰(zhàn)之一與大晶格失配有關(guān)：InP 為 8%，GaN 為 17%。眾所周知，這會(huì)在層中產(chǎn)生許多缺陷，最終降低器件性能。
此外，我們還必須將基于 GaN-on-Si 和 InP-on-Si 的組件與基于 CMOS 的組件共同集成到一個(gè)完整的系統(tǒng)中。GaN 和 InP 技術(shù)最初將用于實(shí)現(xiàn)前端模塊內(nèi)的功率放大器。此外，低噪聲放大器和開關(guān)可能受益于這些化合物半導(dǎo)體的獨(dú)特性能。但最終，校準(zhǔn)、控制和波束形成仍然需要 CMOS。
在其高級(jí)射頻計(jì)劃中，imec 與其行業(yè)合作伙伴一起探索在大尺寸硅晶圓上集成 GaN 和 InP 器件的各種方法，以及如何實(shí)現(xiàn)它們與 CMOS 組件的異構(gòu)集成。正在評(píng)估不同用例（基礎(chǔ)設(shè)施（例如 FWA）以及用戶設(shè)備）的優(yōu)缺點(diǎn)。
改進(jìn) GaN-on-Si 技術(shù)的射頻性能
根據(jù)起始襯底的不同，GaN 技術(shù)有多種類型：GaN bulk substrates, GaN-on-SiC和GaN-on-Si。如今，GaN-on-SiC得到了廣泛探索，并已用于基礎(chǔ)設(shè)施應(yīng)用，包括 5G 基站。GaN-on-SiC比GaN bulk substrates技術(shù)更具成本效益，而且碳化硅是一種出色的熱導(dǎo)體，有助于散發(fā)高功率基礎(chǔ)設(shè)施應(yīng)用中產(chǎn)生的熱量。然而，成本和基板尺寸有限使其不太適合大規(guī)模生產(chǎn)。
相反，GaN-on-Si具有擴(kuò)大到 200mm 甚至 300mm 晶圓的潛力。得益于多年來電力電子應(yīng)用的創(chuàng)新，GaN在大尺寸Si襯底上的集成取得了巨大進(jìn)展。但硅基氮化鎵技術(shù)還需要進(jìn)一步改進(jìn)，以實(shí)現(xiàn)最佳射頻性能。主要挑戰(zhàn)在于實(shí)現(xiàn)與 GaN-on-SiC 相當(dāng)?shù)拇笮盘?hào)和可靠性性能以及提高工作頻率。這需要在材料堆疊設(shè)計(jì)和材料選擇方面不斷創(chuàng)新，縮短 HEMT 的柵極長(zhǎng)度，抑制寄生效應(yīng)，并保持盡可能低的射頻色散。
Imec 的射頻 GaN-on-Si 工藝流程從在 200mm Si 晶圓上生長(zhǎng)（通過金屬有機(jī)化學(xué)氣相沉積 (MOCVD)）外延結(jié)構(gòu)開始。該結(jié)構(gòu)由專有的 GaN/AlGaN 緩沖結(jié)構(gòu)、GaN 溝道、AlN 間隔物和 AlGaN 勢(shì)壘組成。具有 TiN 肖特基金屬柵極的 GaN HEMT 器件隨后與（低溫）3 級(jí) Cu 后道工藝集成。
近期，imec的GaN-on-Si平臺(tái)取得了具有競(jìng)爭(zhēng)力的成果，輸出功率和功率附加效率（PAE）首次接近GaN -on-SiC技術(shù)。PAE 是評(píng)估功率放大器效率的常用指標(biāo)，它考慮了放大器增益對(duì)其整體效率的影響。
圖 3 - 硅基氮化鎵基準(zhǔn)測(cè)試數(shù)據(jù)。紅色的 IMEC 數(shù)據(jù)是 GaN-on-Si 器件的最佳報(bào)告之一，可與 GaN-on-SiC 襯底相媲美（如 IEDM 2022 上介紹的）。
通過建模活動(dòng)補(bǔ)充技術(shù)開發(fā)將最終有助于實(shí)現(xiàn)更好的性能和可靠性。例如，在 IEDM 2022 上，imec 推出了一個(gè)仿真框架，可以更好地預(yù)測(cè)射頻設(shè)備中的熱傳輸。在硅基氮化鎵 HEMT 的案例研究中，模擬顯示峰值溫升比之前預(yù)測(cè)的高出三倍。諸如此類的建模工作為在開發(fā)階段早期優(yōu)化射頻器件及其布局提供了進(jìn)一步的指導(dǎo)。
最終，III/V-on-Si 功率放大器必須與負(fù)責(zé)校準(zhǔn)和控制等功能的基于 CMOS 的組件相結(jié)合。Imec 正在研究各種異構(gòu)集成選項(xiàng)，權(quán)衡它們?cè)诟鞣N用例中的優(yōu)缺點(diǎn)。
先進(jìn)的層壓基板技術(shù)是將不同射頻元件集成到系統(tǒng)級(jí)封裝中的最常見方法，并且正在進(jìn)行優(yōu)化以使其能夠適應(yīng)更高的頻率。
此外，imec還探索更先進(jìn)的異構(gòu)集成選項(xiàng)，包括2.5D中介層和3D集成技術(shù)。
特別是對(duì)于 100GHz 以上的頻率，需要注意的是天線模塊開始定義收發(fā)器可用的區(qū)域。事實(shí)上，當(dāng)頻率較高時(shí)，波長(zhǎng)會(huì)減小，天線陣列的面積也會(huì)相應(yīng)縮小。在 100GHz 以上，天線尺寸變得小于前端模塊尺寸，而前端模塊尺寸幾乎不會(huì)隨著頻率的增加而縮小。對(duì)于大型天線陣列配置，一個(gè)有趣的選擇是將射頻前端模塊移至天線陣列下方。這就是3D 集成技術(shù)的用武之地（die-to-wafer or 和wafer-to-wafer）發(fā)揮作用，實(shí)現(xiàn)前端模塊和天線模塊之間的短且明確的連接。然而，熱管理仍然是 3D 集成的一個(gè)重要問題，并且能夠提供有效的散熱器至關(guān)重要。在imec，我們正在進(jìn)行全面的系統(tǒng)技術(shù)協(xié)同優(yōu)化 (STCO) 分析，以評(píng)估用于 3D 集成的不同技術(shù)，并從系統(tǒng)級(jí)角度指導(dǎo)技術(shù)選擇。
對(duì)于手持設(shè)備，減少天線數(shù)量可以放松限制，2.5D interposer技術(shù)被認(rèn)為是一種有趣的方法。這種異構(gòu)集成選項(xiàng)使用具有光刻定義連接的層堆棧，甚至是硅通孔，以在基于 III/V 和 CMOS 的組件之間進(jìn)行通信。在這種情況下，III/V 器件位于 CMOS 芯片旁邊，可以實(shí)現(xiàn)更好的熱管理，因?yàn)閮蓚€(gè)芯片都可以與散熱器直接接觸。然而，這種架構(gòu)僅允許一維波束控制。我們目前正在評(píng)估 2.5D 中介層技術(shù)的硬件實(shí)現(xiàn)，研究基板、電介質(zhì)和再分布層的最佳組合，以最大限度地減少損耗。例如，我們展示了射頻定制硅中介層技術(shù)的第一個(gè)版本，該技術(shù)使用標(biāo)準(zhǔn)硅基板、銅半加成互連
圖 75– 封裝中集成有 InP 和 CMOS 器件以及天線陣列的 RF Si 內(nèi)插器的示意圖。
總之，最近的升級(jí)和集成工作表明，硅基氮化鎵和硅基磷化銦可以成為下一代高容量無線通信應(yīng)用的可行技術(shù)。
射頻芯片封裝清洗：合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。
水基清洗的工藝和設(shè)備配置選擇對(duì)清洗精密器件尤其重要，一旦選定，就會(huì)作為一個(gè)長(zhǎng)期的使用和運(yùn)行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。
污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長(zhǎng)枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會(huì)導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時(shí)焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。
這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤(rùn)濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。
推薦使用合明科技水基清洗劑產(chǎn)品。
Tips：
【閱讀提示】
以上為本公司一些經(jīng)驗(yàn)的累積，因工藝問題內(nèi)容廣泛，沒有面面俱到，只對(duì)常見問題作分析，隨著電子產(chǎn)業(yè)的不斷更新?lián)Q代，新的工藝問題也不斷出現(xiàn)，本公司自成立以來不斷的追求產(chǎn)品的創(chuàng)新，做到與時(shí)俱進(jìn)，熟悉各種生產(chǎn)復(fù)雜工藝，能為各種客戶提供全方位的工藝、設(shè)備、材料的清洗解決方案支持。
【免責(zé)聲明】
1. 以上文章內(nèi)容僅供讀者參閱，具體操作應(yīng)咨詢技術(shù)工程師等；
2. 內(nèi)容為作者個(gè)人觀點(diǎn)， 并不代表本網(wǎng)站贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)，本網(wǎng)站只提供參考并不構(gòu)成投資及應(yīng)用建議。本網(wǎng)站上部分文章為轉(zhuǎn)載，并不用于商業(yè)目的，如有涉及侵權(quán)等，請(qǐng)及時(shí)告知我們，我們會(huì)盡快處理；
3. 除了“轉(zhuǎn)載”之文章，本網(wǎng)站所刊原創(chuàng)內(nèi)容之著作權(quán)屬于合明科技網(wǎng)站所有，未經(jīng)本站之同意或授權(quán)，任何人不得以任何形式重制、轉(zhuǎn)載、散布、引用、變更、播送或出版該內(nèi)容之全部或局部，亦不得有其他任何違反本站著作權(quán)之行為?！稗D(zhuǎn)載”的文章若要轉(zhuǎn)載，請(qǐng)先取得原文出處和作者的同意授權(quán)；
4. 本網(wǎng)站擁有對(duì)此聲明的最終解釋權(quán)。
