SiP涉及到許多互連情況,例如芯片與芯片、芯片與基板以及基板和PCB之間,互連保證了電信號(hào)的傳遞,事關(guān)信號(hào)傳輸以及封裝整體的穩(wěn)定性,傳統(tǒng)的封裝互連方法主要是引線鍵合以及微焊點(diǎn)連接隨著對(duì)封裝集成度要求的增加,逐漸出現(xiàn)了倒裝、晶圓級(jí)封裝、硅通孔等一系列先進(jìn)封裝互連技術(shù).本節(jié)主要介紹2.5D/3DSiP所需的互連技術(shù).
倒裝連接基于封裝密度的提高以及信號(hào)傳輸路徑的考量，倒裝芯片技術(shù)在電子封裝中得到了各種應(yīng)用.與傳統(tǒng)的引線鍵合相反,在倒裝芯片封裝中,硅芯片的有源側(cè)面朝下,并通過焊點(diǎn)或凸塊連接到基板,如此以來減小了單個(gè)芯片的占地尺寸,并且大大縮短了信號(hào)傳輸路徑與引線鍵合相比,倒裝芯片在輸入/輸出密度、電氣性能、尺寸、生產(chǎn)成本和熱性能方面無疑更具優(yōu)勢(shì).
在技術(shù)要求上面,倒裝芯片封裝帶來的主要挑戰(zhàn)是由于焊料凸塊、硅芯片和有機(jī)襯底之間的CTE不匹配而導(dǎo)致的熱機(jī)械應(yīng)力積聚,隨著電子設(shè)備的持續(xù)使用,芯片封裝的互連焊點(diǎn)會(huì)經(jīng)歷熱循環(huán),最終會(huì)導(dǎo)致疲勞或電氣故障.這種CTE失配問題有兩種解決思路:焊料成分人手和通過底部填充(Underfill)工藝解決.錫鉛焊料是電子封裝中常用的焊點(diǎn)材料盡管Pb和富含Pb的金具有凸塊焊料最理想的特性之一,但是鑒于環(huán)境保護(hù)問題,含鉛焊料逐漸被擯棄.目前對(duì)于無鉛釬料的研究大多集中于尋找共晶錫鉛合金的替代材料上.目前常用的無鉛焊料為富Sn合金焊料,比較受青睞的有Sn-Ag和Sn-Ag-Cu 系合金.通常,為了改善焊點(diǎn)機(jī)械性能和穩(wěn)定性,心片和基底之間的狹窄間隙填充有UUnderfill流體,Underfill一般是環(huán)氧樹脂與熔融二氧化硅填料的均勻混合物,它將重新分配熱機(jī)械應(yīng)力,使其遠(yuǎn)離互連,在固化后,填充凸塊陣列間隙的Underfill將化學(xué)硬化以形成封裝凸塊的保護(hù)層.
傳統(tǒng)的封裝發(fā)生在晶圓被切片之后,而晶圓級(jí)封裝是對(duì)晶圓先封裝后切片.晶圓級(jí)封裝的優(yōu)勢(shì)是大大減小了封裝的尺寸,使其能夠與裸片尺寸一致,從而達(dá)成芯片封裝小型化、輕量化的目標(biāo).此外,晶圓級(jí)封裝通過重布線層(RDL)將裸片上的接口引出,因此,相較于普通封裝工藝,晶圓級(jí)封裝減少了一層基板的使用.晶圓級(jí)封裝又可分為扇入型晶圓封裝(Fan-in WLP)和扇出型晶圓封裝(Fan-out WLP)兩種,如圖7所示,二者的區(qū)別在于RDL上的I/O數(shù)量是否超出裸片面積范圍.對(duì)扇人型晶圓級(jí)封裝來說,I/O 分布不超過芯片的覆蓋面積,因此,裸片面積占據(jù)了封裝面積的 100%.隨著需求的增加,芯片所需的I/O 接口數(shù)量增多,扇人型品圓級(jí)封裝所能支持的I/O 接口有限,因此,需要 RDL將 I/O擴(kuò)展到裸片面積以外,這就是扇出型晶圓封裝.
無論是扇人型還是扇出型晶圓級(jí)封裝,RDL技術(shù)在其中都是不可或缺的,RDL將IO接口重新排布,并將信號(hào)傳遞至焊點(diǎn)(Solder).RDL是在晶圓表面沉積金屬層和絕緣層形成相應(yīng)的金屬布線圖案,采用高分子薄膜材料和ACu金屬化布線對(duì)芯片的I/O焊盤重新布局成面陣分布形式,將其延伸到更為寬松的區(qū)域來植錫球.在2.5D封裝的Interposer中RDL也發(fā)揮著作用.可以說,在先進(jìn)封裝中,RDL發(fā)揮著很重要的作用。
為了提高焊點(diǎn)的可靠性,對(duì) RDL進(jìn)行精心的設(shè)計(jì)是必要的.RDL改進(jìn)的思路之一是在焊料和硅芯片之間添加一個(gè)緩沖層,例如有研究者設(shè)計(jì)了一種聚合物上焊點(diǎn)結(jié)構(gòu),如圖8所示.可以看到,RDL上方和下方都有兩個(gè)介電層,這將提高互連強(qiáng)度,因?yàn)榫酆衔锝殡妼涌梢允剐酒蚉CB之間的應(yīng)力得到緩沖.此外,RDL提升的另一個(gè)思路是RDL與焊點(diǎn)材料配合,共同來提高互連的可靠性
圖8 聚合物上焊點(diǎn)結(jié)構(gòu)的RDL示意圖2.2扇出型晶圓級(jí)封裝
扇出型晶圓封裝可以調(diào)整RDL來適應(yīng)大數(shù)量接口的需求,并且其封裝尺寸也更小,這些特征有助于封裝結(jié)構(gòu)的熱性能和電性能.扇出型晶圓級(jí)封裝的這種特點(diǎn)使其在5G毫米波器件的封裝中廣受關(guān)注.
嵌人式品圓BGA(eWLB)是扇出式晶圓級(jí)封裝最著名的應(yīng)用.英飛凌首次報(bào)道了扇出晶圓級(jí)封裝(Fan-out Wafer-level Package,FOWLP)技術(shù)及其eWLB,并提出了天線集成封裝.eWLB 具有扇出型封裝的所有優(yōu)點(diǎn),例如小的封裝面積、允許大數(shù)量I/O接口、功能性更強(qiáng)等特點(diǎn).但是對(duì)于5G集成天線封裝來說,eWLB只有單面RDL,這限制了天線的設(shè)計(jì).設(shè)計(jì)雙面 RDL的扇出型晶圓封裝是十分必要的.eWLB的提出之始并未受到重視,因?yàn)楸藭r(shí)的芯片 I/O數(shù)量一般小于500,再布線的線寬線間距也相對(duì)較大,且隨著先進(jìn)封裝技術(shù)的發(fā)展,扇入型晶圓級(jí)封裝已能夠達(dá)成需求.但是隨著5G 時(shí)代的到來,對(duì)封裝的要求進(jìn)一步提高,扇出型品圓級(jí)封裝開始走上舞臺(tái)中央.2016年,臺(tái)積電在先進(jìn)封裝技術(shù)上近十年的技術(shù)沉淀,開發(fā)出了集成扇出型(Integrated Fan-Out,InFO)封裝技術(shù),這項(xiàng)技術(shù)被蘋果成功應(yīng)用于蘋果iPhone7系列手機(jī)的應(yīng)用處理器.這之后,蘋果的每一代產(chǎn)品均采用InFO技術(shù).集成扇出型封裝技術(shù)的優(yōu)勢(shì)在于可省去載板,綜合成本較傳統(tǒng)的疊層封裝(Package on Package,PoP)降低約 2~3 成以上,節(jié)省芯片封裝的成本,并可應(yīng)用于手機(jī)AP或其他RF電源管理 IC等大量應(yīng)用場(chǎng)景.臺(tái)積電的成功將扇出式晶圓級(jí)封裝重新帶回人們視野,各大廠商也開始著力布局扇出型封裝.TSV在垂直封裝堆疊中具有著廣泛應(yīng)用,它在三維先進(jìn)封裝的飛快發(fā)展中功不可沒.在3D封裝中堆疊芯片之間通過TSV互連,使電信號(hào)得以導(dǎo)通,在2.5D封裝中盡管沒有出現(xiàn)芯片堆疊,但是TSV是2.5D 封裝所需的 Interposer 的必要技術(shù).TSV 的誕生讓垂直堆疊多個(gè)芯片成為可能,它是通過硅通道垂直穿過組成堆棧的不同芯片或不同層實(shí)現(xiàn)不同功能芯片集成的先進(jìn)封裝技術(shù).TSV主要通過銅等導(dǎo)電物質(zhì)的填充完成硅通孔的垂直電氣互連,減小信號(hào)延遲,降低電容、電感,實(shí)現(xiàn)芯片的低功耗、高速通信,增加帶寬和實(shí)現(xiàn)器件集成的小型化需求.TSV提供了硅片內(nèi)部垂直方向的電互連.按硅基底至TSV中心來分,TSV有3個(gè)部分,即介電層、阻擋層和填充物.金屬填充TSV需要介電層以與周圍的Si基底充分電隔離.介電層的工藝要求包括良好的臺(tái)階覆蓋率和均勻性、無漏電流、低應(yīng)力、更高的擊穿電壓等.用于介電層的材料通常是 SiO2,、Si3N4.緊挨著介電層的是阻擋層,以防止Cu原子在需要 400 ℃ 溫度的退火過程中從 Cu TSV擴(kuò)散.此外,阻擋層充當(dāng)介電層和Cu層之間的粘附層，用作阻擋層的常見材料是Ti、Ta、TiN 和 TaN.TSV的中心區(qū)域則是導(dǎo)電填充物,通常是Cu、多晶硅、W 等導(dǎo)電物質(zhì).在技術(shù)實(shí)現(xiàn)方面,TSV形成技術(shù)主要有激光鉆孔、Bosch 深度反應(yīng)離子刻蝕、低溫深度反應(yīng)離子刻蝕以及各種濕化學(xué)刻蝕的方法.在這些方法中,Bosch深度反應(yīng)離子刻蝕(即博世工藝)是目前應(yīng)用最多的方法.根據(jù)TSV的制造流程,又可將TSV分為先通孔(TSV-first)、中通孔(TSV-middle)以及后通孔(TSV-last).由于每種 TSV 在制造流程中所處的位置不同,其用途以及填充材料也具有顯著差異例如,先通孔是在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝開始之前形成 TSV,為了在隨后的高溫CMOS工藝中生存下來,多晶硅是通孔填充的導(dǎo)電材料的選擇.中通孔是在CMOS 工藝之后,但在互連層之前形成 TSV,在不需要在高溫CMOS 工藝中生存的情況下,可以使用銅來填充通孔,以利用其電氣性能.但是當(dāng)銅的 CTE 和高縱橫比孔中的銅孔鍍層中的空隙引起關(guān)注時(shí),鎢(W)和鉬(Mo)中通孔填充也是選擇.最后一種是在半導(dǎo)體品圓工藝完成后形成TSV.由于典型的后通 TSV 是大尺寸的,因此,Cu是典型的通徑填充材料.近些年來,由于 5G 技術(shù)的發(fā)展,低時(shí)延、高速率大容量萬物互聯(lián)等要求對(duì)智能手機(jī)等5G運(yùn)用場(chǎng)景提出了很大的挑戰(zhàn).天線方面,5G 毫米波在傳輸過程中極易損耗,如何減小路徑損耗、如何實(shí)現(xiàn)高速率大容量的傳輸以及如何在縮小天線尺寸的同時(shí)提高功效等問題亟待解決,傳統(tǒng)的天線采用分離式封裝策略,然而在高頻下,天線和射頻芯片的分離封裝面臨著互連損耗過大和集成密度低的問題,這就導(dǎo)致系統(tǒng)性能下降,難以實(shí)現(xiàn)未來通信的大規(guī)模系統(tǒng)集成.天線和RF前端器件的共同設(shè)計(jì)和共同封裝,封裝天線(Antenna in Package,AiP)、片上天線(Antenna on Chip,AoC)等天線的集成封裝方案被廣泛認(rèn)為是毫米波及以上波段通信系統(tǒng)的可行解決方案.
AiP技術(shù)是將一元或多元天線集成到封裝內(nèi)部天線技術(shù),其典型方案是采用集成電路封裝工藝AiP 依靠 3D 封裝技術(shù),大大縮短了饋線長度,從而降低了互連損耗,提高了系統(tǒng)電源效率.AiP的優(yōu)點(diǎn)在于它在單獨(dú)的基板上實(shí)現(xiàn),獨(dú)立于RF芯片,且該基板可以專門用于輻射元件及其饋線,也可以充當(dāng)收發(fā)器組件和異構(gòu)集成的封裝.
總的來看,AiP有兩種結(jié)構(gòu):一種是倒裝芯片結(jié)構(gòu),一種是嵌入式芯片結(jié)構(gòu).倒裝芯片結(jié)構(gòu)中,芯片采用倒裝技術(shù)被與基板一側(cè)連接,而天線陣列被布置在基板的另一側(cè).嵌入式芯片結(jié)構(gòu)中,芯片嵌入基板內(nèi)部,而天線陣列被布置在基板一層.由此可見,AiP 技術(shù)的關(guān)鍵在于先進(jìn)封裝互連技術(shù)與基板材料的選擇這兩方面內(nèi)容已在上文中闡述,在此不再贅述.
目前,AiP正被廣泛應(yīng)用于毫米波器件,被認(rèn)為是未來毫米波天線封裝的最佳解決方案.Gu等人在基站用有機(jī)層壓基板的AiP方面取得了開創(chuàng)性進(jìn)展他們?cè)O(shè)計(jì)了一個(gè)包括64個(gè)陣列嵌入式天線的芯片AiP.天線陣列在Tx模式和±40°掃描范圍下,等效全向輻射功率(EIRP)超過50dBm.在產(chǎn)業(yè)化應(yīng)用方面目前一些企業(yè),包括IBM、Intel、Samsung等均已開始將 AiP 作為其產(chǎn)品的天線封裝方案.
片上天線是采用片上金屬化連線工藝集成制作的天線.AoC 技術(shù)與 AiP技術(shù)最根本的區(qū)別在于,芯片上天線沒有與射頻電路(RF)封裝在一起,所以射頻電路不存在任何形式的互聯(lián),天線自己的功能結(jié)構(gòu)基于單個(gè)模塊上.其次,與 AiP相比,AoC 更小,只有幾平方毫米.然而,AoC的缺陷在于,對(duì)于硅基AoC 而言,襯底的高介電常數(shù)
和低電阻率嚴(yán)重降低了匹配帶寬和輻射效率.
有研究者提出了一種亞太赫茲應(yīng)用的硅基高增益AoC技術(shù),高增益是通過使用孔徑饋送機(jī)構(gòu)激勵(lì)天線來實(shí)現(xiàn)的.對(duì)天線的測(cè)試結(jié)果表明,所提出的片上天線在0.290~0.316THz范圍內(nèi)的反射系數(shù)小于-10dB,最高增益和輻射效率分別為11.71dBi和70.8%.由于 AoC 技術(shù)難度上的問題,目前 AoC是天線封裝研究較少的一個(gè)方向.基于此,有學(xué)者提出并演示了一種基于聚酰亞胺層的片上天線,該天線工作在 0.600~0.622THz的太赫茲區(qū)域的高頻帶上.有研究人員指出,在100GHz~1THz的頻率下,AoC將是天線封裝的一個(gè)有吸引力的選擇方案.以此來看,對(duì)于適用于未來更高頻段的毫米波AoC技術(shù)的成熟化,仍任重道遠(yuǎn).
7.SiP芯片封裝清洗：
合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。
水基清洗的工藝和設(shè)備配置選擇對(duì)清洗精密器件尤其重要，一旦選定，就會(huì)作為一個(gè)長期的使用和運(yùn)行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。
污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會(huì)導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時(shí)焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。
這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。
合明科技運(yùn)用自身原創(chuàng)的產(chǎn)品技術(shù)，滿足芯片封裝工藝制程清洗的高難度技術(shù)要求，打破國外廠商在行業(yè)中的壟斷地位，為芯片封裝材料全面國產(chǎn)自主提供強(qiáng)有力的支持。
推薦使用合明科技水基清洗劑產(chǎn)品。
![[LOGO]](/template/default/image/logob.png)
![[LOGO]](/template/default/image/logoll.png)
![[→]](/template/default/picture/zixuniconim1.svg)
立即咨詢
關(guān)閉![[x]](/template/default/picture/closeicon1.png)
![[→]](/template/default/picture/you.svg)
![[↓]](/template/default/image/xiangxiaimgfaz1-1.svg)
![[→]](/template/default/image/zixuniconim1.png)
立即咨詢
![[x]](/template/default/image/closeicon1.png)
![[圖標(biāo)]](/template/default/picture/fc1c83eb02c951ce168aaebde4fd8205.svg)
![[↑]](/template/default/picture/rtxiangshangimg1.svg)
![[x]](/template/default/picture/closeimgfz1.svg)