Bumping、RDL、Wafer和TSV是先進(jìn)封裝的四要素，具備其中一種即為先進(jìn)封裝。先進(jìn)封裝內(nèi)涵豐富，相對(duì)傳統(tǒng)封裝，新增的底層工藝包括Bump（凸塊），RDL（再布線層），Wafer（晶圓），TSV（硅通孔）四要素。Bump用來取代傳統(tǒng)封裝中的引線鍵合，主要起界面電氣互聯(lián)和應(yīng)力緩沖的作用，當(dāng)前先進(jìn)封裝無一例外均使用了Bump工藝。RDL起著XY平面電氣延伸的作用，Interposer（中介層，以硅為主）也發(fā)揮相似作用，主要應(yīng)用于晶圓級(jí)封裝和2.5D/3D封裝等技術(shù)。Wafer作為集成電路的載體以及RDL和TSV的介質(zhì)和載體，在2.5D封裝中用于制作硅基板、在WLP晶圓級(jí)封裝中用于承載晶圓。TSV起著Z軸電氣延伸的作用，是2.5D/3D封裝技術(shù)實(shí)現(xiàn)的主要途徑。從技術(shù)推出時(shí)間前后及先進(jìn)性程度來看，排序?yàn)锽ump、RDL、Wafer、TSV。

一、Bump（凸塊）

該技術(shù)使用凸點(diǎn)(bump)代替?zhèn)鹘y(tǒng)引線，能夠增加I/O觸點(diǎn)密度，縮短傳輸距離。不同于要求焊盤分布于芯片四周的引線鍵合技術(shù)，面分布的凸點(diǎn)陣列允許I/O觸點(diǎn)分布于芯片中間，大幅提高空間利用率和觸點(diǎn)密度；利用倒裝技術(shù)(FlipClip)和凸點(diǎn)垂直連接各芯片，也比引線鍵合的電路距離更短。

凸塊技術(shù)主要分為球柵陣列焊球(Ball-Grid-Array Solder Ball，BGAball，直徑0.25-0.76mm)；倒裝凸點(diǎn)(Flip-Chip Solder Bump，F(xiàn)CBump)，也被稱為可控塌陷芯片焊點(diǎn)(Controlled Callapse Chip Connection solder joint，C4solderjoint，直徑100-150μm)；微凸點(diǎn)(microbump，直徑可小至2μm）。連接凸點(diǎn)時(shí)通常利用熱壓鍵合技術(shù)(Thermal Compressive Bonding)熔化焊球并使之冷卻融合，并填入底部填充劑提高芯片機(jī)械性質(zhì)。如今，微凸塊的直徑和間距仍在不斷縮小。

混合鍵合技術(shù)(Hybrid Bonding)能夠解決接點(diǎn)間距(Pitch)縮小時(shí)出現(xiàn)的問題，進(jìn)一步提升接點(diǎn)密度、提升連接效率。當(dāng)接點(diǎn)間距微縮至10微米左右時(shí)，焊錫球尺寸過小，容易在加熱熔化過程中完全反應(yīng)變質(zhì)，降低導(dǎo)電性能；植球回流過程中兩相鄰焊錫球容易碰觸在一起，導(dǎo)致芯片失效?；旌湘I合技術(shù)通過將芯片或晶圓平面上拋光后凹陷的CuBump進(jìn)行退火處理，使得Cu略微膨脹，兩平面完全貼合，以無凸點(diǎn)(Bumpless)的方式縮減連接距離、提升接點(diǎn)密度、散熱能力、信號(hào)傳輸準(zhǔn)確度，從而降低能耗、提升效率。相比微凸點(diǎn)，混合鍵合技術(shù)能使I/O引腳密度增加5-10倍。當(dāng)下，混合鍵合技術(shù)主要用于晶圓級(jí)封裝，在晶圓制造環(huán)節(jié)即設(shè)計(jì)銅觸點(diǎn)連接兩片晶圓，切割后成為一體化的封裝模塊。

臺(tái)積電、三星、英特爾領(lǐng)銜發(fā)展混合鍵合技術(shù)。當(dāng)前，臺(tái)積電的SoIC技術(shù)、三星的X-Cube技術(shù)、英特爾的FoverosDirect技術(shù)均運(yùn)用了銅對(duì)銅直接鍵合的方式。使用SoIC的AMD銳龍75800X3D游戲臺(tái)式處理器和銳龍7000X3D卓越游戲處理器率先實(shí)現(xiàn)量產(chǎn)。

二、RDL（再布線層）

重布線層技術(shù)(RDL)。芯片的I/O觸點(diǎn)通常分布在邊緣或四周，直接進(jìn)行封裝會(huì)因缺少引線或引線過于密集而導(dǎo)致連接受限。RDL技術(shù)能夠?qū)⒙闫挠|點(diǎn)重新布局到空間較為寬松的芯片中間，并使得接口處凸點(diǎn)面積更大、數(shù)量更多。當(dāng)下的RDL技術(shù)能夠?qū)⒕€距縮小至1-10μm的范圍。 

RDL技術(shù)使芯片在封裝后支持更多的引腳，以增加芯片的算力、芯片間的連接。該優(yōu)勢(shì)廣泛體現(xiàn)在晶圓級(jí)封裝(Wafer Level Package)中。晶圓級(jí)封裝主要分為扇入型晶圓級(jí)封裝(Fan-inWLP)和扇出型晶圓級(jí)封裝(Fan-outWLP)，扇入型晶圓級(jí)封裝利用RDL在芯片原有區(qū)域增加了觸點(diǎn)，扇出型晶圓級(jí)封裝則使用環(huán)氧塑封材料適當(dāng)拓展芯片面積，同時(shí)利用RDL進(jìn)行觸點(diǎn)的二維延伸。

RDL技術(shù)能夠代替中介層，從而縮小連接距離，提升傳輸速率。該技術(shù)能夠在垂直堆疊封裝時(shí)直接連接芯片和基板，為封裝系統(tǒng)縮小減薄，提高集成度。臺(tái)積電的InFO(Integrated Fan-out)系列封裝技術(shù)即體現(xiàn)了該優(yōu)勢(shì)。與傳統(tǒng)的垂直堆疊先進(jìn)封裝技術(shù)（如PoP等）不同，InFO沒有使用硅中介層，而是在最底層邏輯芯片上進(jìn)行了扇出塑封，并利用RDL技術(shù)在塑封區(qū)域布局上下連通的電路，以連接上層芯片和基板。該連接方式被稱為TIV(Through-InFO-Via)。InFO首用于iPhone7，并助力臺(tái)積電收獲蘋果A10芯片的全部訂單。

三、Wafer（晶圓）

晶圓是芯片工藝實(shí)現(xiàn)的載體，用途廣泛，逐漸向更大尺寸發(fā)展。晶圓是集成電路的載體，在晶圓上可以進(jìn)行光刻、刻蝕、氣相沉積、離子注入、研磨等多種處理工序，最終制成集成電路芯片。早先晶圓尺寸為6英寸到8英寸，現(xiàn)在普遍應(yīng)用為12英寸，未來將廣泛應(yīng)用18英寸，晶圓正在向更大尺寸發(fā)展。隨著晶圓的尺寸變大，先進(jìn)封裝技術(shù)更先進(jìn)，晶圓用途也更加廣泛，可以作為芯片的制作基底，也可以在晶圓上制作硅基板實(shí)現(xiàn)2.5D封裝，還可以在晶圓級(jí)封裝中承載晶圓。與傳統(tǒng)封裝是先切割晶圓再各自封裝不同的是，晶圓級(jí)封裝是先對(duì)整片晶圓進(jìn)行封裝再切割成小的芯片顆粒，封裝面積與裸片一致，可以提高封裝效率并降低封裝成本。同時(shí)，晶圓級(jí)封裝沒有引線、鍵合和塑膠工藝，連接線路較短，可運(yùn)用數(shù)組式連接，具有封裝尺寸小、高傳輸速度、高密度連接、生產(chǎn)周期短等優(yōu)點(diǎn)。

四、TSV（硅通孔）技術(shù)

為了縮小傳輸距離，人們使用堆疊芯片的方式進(jìn)行封裝。硅通孔技術(shù)通過將芯片的焊點(diǎn)打穿，并在通孔里填充金屬材料（主要為銅），使芯片與芯片、芯片與基板實(shí)現(xiàn)垂直互連。比起傳統(tǒng)的平鋪芯片或者引線互連堆疊芯片，利用TSV的先進(jìn)封裝能夠大幅縮小連接距離、提升連接效率。

硅通孔技術(shù)是實(shí)現(xiàn)2.5D及3D封裝的關(guān)鍵解決方案。臺(tái)積電的CoWoS封裝中采用了大量TSV技術(shù)，其傳輸?shù)母咚俸涂煽啃允怪蔀榱薃I（如英偉達(dá)A100、H100，AMDMI300）等高性能芯片的主流選擇。

五、先進(jìn)封裝清洗劑介紹

芯片級(jí)封裝在nm級(jí)間距進(jìn)行焊接,助焊劑作用后留下的活性劑等吸濕性物質(zhì),較小的層間距如存有少量的吸濕性活性劑足以占據(jù)相對(duì)較大的芯片空間,影響芯片可靠性。要將有限的空間里將殘留物帶離清除,清洗劑需要具備較低的表面張力滲入層間芯片,達(dá)到將殘留帶離的目的。

合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

水基清洗的工藝和設(shè)備配置選擇對(duì)清洗精密器件尤其重要，一旦選定，就會(huì)作為一個(gè)長(zhǎng)期的使用和運(yùn)行方式。水基清洗劑必須滿足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長(zhǎng)枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會(huì)導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時(shí)焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤(rùn)濕劑、樹脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。

合明科技是一家電子水基清洗劑 環(huán)保清洗劑生產(chǎn)廠家,其產(chǎn)品覆蓋先進(jìn)封裝清洗劑、半導(dǎo)體清洗、芯片清洗、PCBA電路板清洗劑、助焊劑清洗劑等電子加工過程整個(gè)領(lǐng)域。合明科技先進(jìn)封裝清洗劑產(chǎn)品包含晶圓級(jí)封裝清洗劑、SIP系統(tǒng)級(jí)封裝清洗劑、倒裝芯片清洗劑、POP堆疊芯片清洗劑等。

推薦使用合明科技水基清洗劑產(chǎn)品。