先進(jìn)封裝技術(shù)之CoWoS封裝技術(shù)的特點(diǎn)與挑戰(zhàn)和先進(jìn)封裝芯片封裝清洗介紹

 一、CoWoS封裝技術(shù)概述

CoWoS封裝技術(shù)是由臺(tái)灣積體電路制造公司（TSMC）研發(fā)的一種先進(jìn)的系統(tǒng)級(jí)封裝（SiP）技術(shù)。這項(xiàng)技術(shù)最初是為了滿(mǎn)足高端市場(chǎng)對(duì)高性能計(jì)算和人工智能應(yīng)用的需求而開(kāi)發(fā)的，后來(lái)得到了廣泛應(yīng)用，特別是在高性能運(yùn)算（HPC）、AI人工智能、數(shù)據(jù)中心、5G、物聯(lián)網(wǎng)（IoT）和車(chē)用電子等領(lǐng)域。

二、CoWoS封裝技術(shù)的特點(diǎn)

CoWoS是一種先進(jìn)的半導(dǎo)體封裝技術(shù)，主要針對(duì)7奈米以下的芯片。CoWoS可進(jìn)一步拆分為CoW和WoS，CoW就是將芯片堆疊在晶圓上(Chip-on-Wafer)，而WoS就是基板上的晶圓(Wafer-on-Substrate)。CoWoS又分成2.5D與3D版本的封裝技術(shù)，其差別在于堆疊的方式不同。2.5D封裝是部分芯片堆疊在基板上，而3D封裝則是全部芯片都堆疊在基板上，其中2.5D封裝是目前主流且可量產(chǎn)的技術(shù)。

如圖1所示，2.5D封裝為水平堆疊芯片，主要將系統(tǒng)單芯片(SoC)與高頻寬記憶體(HBM)設(shè)置在中介層(interposer)上，先經(jīng)由微凸塊(micro bump)連結(jié)，使中介層內(nèi)的金屬線(xiàn)可電性連接不同的SoC與HBM，以達(dá)到各芯片間的電子訊號(hào)順利傳輸，然后經(jīng)由硅穿孔(Through-Silicon Via, TSV)技術(shù)，來(lái)連結(jié)下方PCB基板(substrate)，讓多顆芯片可封裝一起，以達(dá)到封裝體積小、功耗低、引腳少、成本低等效果。著名的Nvidia的GPU H100更是供不應(yīng)求，其中H100正是采用臺(tái)積電的2.5D封裝的CoWoS技術(shù)。

1. 高度集成 CoWoS封裝技術(shù)的一個(gè)顯著特點(diǎn)是它可以實(shí)現(xiàn)高度集成，這意味著多個(gè)芯片在一個(gè)封裝中可以實(shí)現(xiàn)高度集成，從而可以在更小的空間內(nèi)提供更強(qiáng)大的功能。這種技術(shù)特別適用于那些對(duì)空間效率有極高要求的行業(yè)，如互聯(lián)網(wǎng)、5G和人工智能。

2. 高速和高可靠性 由于芯片與晶圓直接相連，CoWoS封裝技術(shù)可以提高信號(hào)傳輸速度和可靠性。此外，它還能有效地縮短電子器件的信號(hào)傳輸距離，從而減少傳輸時(shí)延和能量損失。

3. 高性?xún)r(jià)比 相比于傳統(tǒng)的封裝技術(shù)，CoWoS技術(shù)可以降低芯片的制造成本和封裝成本。這是因?yàn)樗苊饬藗鹘y(tǒng)封裝技術(shù)中的繁瑣步驟，如銅線(xiàn)纏繞、耗材成本高等，從而可以提高生產(chǎn)效率和降低成本。

三、CoWoS封裝技術(shù)的發(fā)展歷程

1. 技術(shù)研發(fā) 臺(tái)積電在2011年開(kāi)始研發(fā)先進(jìn)封裝技術(shù)，并在兩年后的2013年開(kāi)發(fā)出了CoWoS技術(shù)。最初，由于價(jià)格昂貴，只有Xilinx使用這項(xiàng)技術(shù)。為了吸引更多的客戶(hù)，臺(tái)積電隨后開(kāi)發(fā)出了一種精簡(jiǎn)的設(shè)計(jì)，能夠?qū)oWoS結(jié)構(gòu)盡量簡(jiǎn)化，并且價(jià)格壓到原來(lái)的五分之一。

2. 技術(shù)應(yīng)用 隨著時(shí)間的推移，CoWoS技術(shù)得到了進(jìn)一步的發(fā)展與應(yīng)用。例如，蘋(píng)果公司在iPhone X中采用了CoWoS技術(shù)封裝A11芯片，從而提高了設(shè)備的性能和效率。

3. 技術(shù)擴(kuò)產(chǎn) 為了滿(mǎn)足市場(chǎng)需求，臺(tái)積電計(jì)劃在2024年底將其CoWoS月產(chǎn)能提升至4.4萬(wàn)片。此外，臺(tái)積電還計(jì)劃在2027年繼續(xù)推進(jìn)CoWoS封裝技術(shù)，使其硅中介層尺寸達(dá)到光掩模的8倍以上，提供6864平方毫米的空間，以封裝4個(gè)堆疊式集成系統(tǒng)芯片（SoIC），并與12個(gè)HBM4內(nèi)存堆棧和額外的I/O芯片一起使用。

四、CoWoS封裝技術(shù)的挑戰(zhàn)

盡管CoWoS封裝技術(shù)有許多優(yōu)點(diǎn)，但它也面臨著一些挑戰(zhàn)。其中一個(gè)主要問(wèn)題是產(chǎn)能不足。隨著人工智能技術(shù)和數(shù)據(jù)中心GPU需求的激增，臺(tái)積電的CoWoS先進(jìn)封裝產(chǎn)能出現(xiàn)供不應(yīng)求的情況。特別是英偉達(dá)H100等AI芯片需求量的大幅上升，導(dǎo)致臺(tái)積電面臨CoWoS先進(jìn)封裝技術(shù)的產(chǎn)能危機(jī)。

2. 技術(shù)復(fù)雜性 另一個(gè)挑戰(zhàn)是HBM芯片。隨著HBM每次迭代中DRAM數(shù)量的同步提升，從HBM2/2E的4到8層升至8到12層再到未來(lái)的16層，封裝的復(fù)雜性和難度也在不斷增加。

結(jié)論

CoWoS封裝技術(shù)是臺(tái)積電的一項(xiàng)重要技術(shù)創(chuàng)新，它不僅幫助臺(tái)積電鞏固了在先進(jìn)封裝領(lǐng)域的領(lǐng)先地位，也為許多高端芯片的應(yīng)用提供了可能。然而，隨著市場(chǎng)需求的增長(zhǎng)和技術(shù)復(fù)雜性的增加，臺(tái)積電和其他相關(guān)企業(yè)仍需不斷努力以克服產(chǎn)能和技術(shù)上的挑戰(zhàn)。

 五、先進(jìn)封裝芯片封裝清洗劑選擇：

水基清洗的工藝和設(shè)備配置選擇對(duì)清洗精密器件尤其重要，一旦選定，就會(huì)作為一個(gè)長(zhǎng)期的使用和運(yùn)行方式。水基清洗劑必須滿(mǎn)足清洗、漂洗、干燥的全工藝流程。

污染物有多種，可歸納為離子型和非離子型兩大類(lèi)。離子型污染物接觸到環(huán)境中的濕氣，通電后發(fā)生電化學(xué)遷移，形成樹(shù)枝狀結(jié)構(gòu)體，造成低電阻通路，破壞了電路板功能。非離子型污染物可穿透PC B 的絕緣層，在PCB板表層下生長(zhǎng)枝晶。除了離子型和非離子型污染物，還有粒狀污染物，例如焊料球、焊料槽內(nèi)的浮點(diǎn)、灰塵、塵埃等，這些污染物會(huì)導(dǎo)致焊點(diǎn)質(zhì)量降低、焊接時(shí)焊點(diǎn)拉尖、產(chǎn)生氣孔、短路等等多種不良現(xiàn)象。

這么多污染物，到底哪些才是最備受關(guān)注的呢？助焊劑或錫膏普遍應(yīng)用于回流焊和波峰焊工藝中，它們主要由溶劑、潤(rùn)濕劑、樹(shù)脂、緩蝕劑和活化劑等多種成分，焊后必然存在熱改性生成物，這些物質(zhì)在所有污染物中的占據(jù)主導(dǎo)，從產(chǎn)品失效情況來(lái)而言，焊后殘余物是影響產(chǎn)品質(zhì)量最主要的影響因素，離子型殘留物易引起電遷移使絕緣電阻下降，松香樹(shù)脂殘留物易吸附灰塵或雜質(zhì)引發(fā)接觸電阻增大，嚴(yán)重者導(dǎo)致開(kāi)路失效，因此焊后必須進(jìn)行嚴(yán)格的清洗，才能保障電路板的質(zhì)量。

合明科技研發(fā)的水基清洗劑配合合適的清洗工藝能為芯片封裝前提供潔凈的界面條件。

合明科技運(yùn)用自身原創(chuàng)的產(chǎn)品技術(shù)，滿(mǎn)足芯片封裝工藝制程清洗的高難度技術(shù)要求，打破國(guó)外廠(chǎng)商在行業(yè)中的壟斷地位，為芯片封裝材料全面國(guó)產(chǎn)自主提供強(qiáng)有力的支持。

推薦使用合明科技水基清洗劑產(chǎn)品。